标签:版图

Layout

admin 发布于 5年前 (2013-06-13)

每一个电路都可以做的很完美,对应的版图也可以画的很艺术,需要的是耐心和细心,当然也要有时间,至少我这么认为。

阅读(1217)评论(0)赞 (4)

EDA

cadence virtuoso 非正常关闭后layout数据恢复

admin 发布于 7年前 (2011-11-11)

大清早的该死的virtuoso莫名其妙连续关闭两次,打的好几十label没保存就没了,郁闷不已。所以尝试一下cadence virtuoso非正常关闭后的layout数据恢复。 依次进入 ./library/cell/layout目录 会看到以下三次文件 [cc lang=...

阅读(5171)评论(9)赞 (6)

Layout

关于IC版图中的匹配规则

1

admin 发布于 7年前 (2011-09-09)

在以前的三篇文章《IC layout中CMOS晶体管匹配基础篇》,《 IC版图设计中电阻的匹配基础篇》,《 IC版图设计中电容的基本匹配规则》中分别提到了晶体管,电阻和电容版图的基本匹配,但为什么要匹配,影响匹配的因素有哪些,不匹配会造成什么影响,这些才是最需要知道的东西。下面分...

阅读(6019)评论(6)赞 (14)

Layout

IC版图设计中电容的基本匹配规则

admin 发布于 7年前 (2011-08-24)

对于IC layout工程师来说正确地构造电容能够达到其它任何集成元件所不能达到的匹配程度。下面是一些IC版图设计中电容匹配的重要规则。 遵循三个匹配原则:它们应该具有相同方向、相同的电容类型以及尽可能的靠近。这些规则能够有效的减少工艺误差以确保模拟器件的功能。 使用单位电容来构...

阅读(4849)评论(0)赞 (7)

Layout

IC版图设计中电阻的匹配基础篇

6

admin 发布于 7年前 (2011-08-23)

在IC版图(layout)的设计中,作为无源器件的电阻,其匹配也是很重要的,一个优秀的IC版图工程师将会遵守更多的匹配规则,使其因工艺产生的误差减小到最少。 遵循三个匹配的原则:电阻应该被放置相同的方向、相同的器件类型以及相互靠近。这些原则对于减少工艺误差对模拟器件的功能的影响是...

阅读(5725)评论(0)赞 (1)

Layout

晶体管版图的画法对其电阻的影响

4

admin 发布于 7年前 (2011-08-02)

我们都知道在CMOS工艺中的晶体管由源极(active),栅极(poly-silicon) 和漏极(active)区域组成,但是要使其工作我们必需给三端都接上信号。因此就会有金属线电组,接触孔电阻,源区电阻,接触孔到栅极电阻以及栅极电阻,在IC版图设计时如何去减小这些电阻成为我们...

阅读(2492)评论(0)赞 (2)

Layout

match of layout(版图中的匹配)

8

admin 发布于 8年前 (2010-11-23)

  主要工作注意事项 一.画之前的准备工作 1.先估算芯片面积:先分别计算各个电路模块的面积,然后再加上模块之间走线以及端口引出等的面积,即得到总的芯片面积。 2.Top-Down设计流程: 先根据电路规模对版图进行整体布局,芯片的整体布局包括主要单元的形状大小以及位置...

阅读(13155)评论(1)赞 (13)