Home » Layout

IC版图设计中电阻的匹配基础篇

在IC版图(layout)的设计中,作为无源器件的电阻,其匹配也是很重要的,…

Read More »

IC layout中CMOS晶体管匹配基础篇

晶体管的匹配在模拟电路中有很高的应用频率,比如一些差分对电路,主要依靠栅极到…

Read More »

晶体管版图的画法对其电阻的影响

我们都知道在CMOS工艺中的晶体管由源极(active),栅极(poly-s…

Read More »

ic layout设计中的几种功率管(power mos)版图

简单提一下几种power mos的 layout 画法,并简要说明其优缺点。

Read More »

删除(解锁) view-layout目录中*.cdslck文件

在Cadence打开的情况下,我在们做IC layout时计算机可能会因为崩…

Read More »

利用Cadence virtuoso layout edit制做pcell

基本的mos管的pcell建立   在新建的cellview中进行…

Read More »

match of layout(版图中的匹配)

  主要工作注意事项 一.画之前的准备工作 1.先估算芯片面积:先…

Read More »

模块级版图N+保护环和P+保护环(即电源和地)使用

理解的简单点 如果该模块版图比较敏感,那就先用P+(地)包起来,然后用N+(…

Read More »

IC Layout布局经验

布局前的准备:[↓] 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺…

Read More »