晶体管版图的画法对其电阻的影响
我们都知道在CMOS工艺中的晶体管由源极(active),栅极(poly-silicon) 和漏极(active)区域组成,但是要使其工作我们必需给三端都接上信号。因此就会有金属线电组,接触孔电阻,源区电阻,接触孔到栅极电阻以及栅极电阻,在IC版图设计时如何去减小这些电阻成为我们讨论的话题。、
下图显示了一个具有相当复杂电阻模型的晶体管,不同的电阻代表不同的穿过晶体管沟道宽度的电流。左边这晶体管中所示的电流弧线代表者不同的电阻模型,并在右图给出了每种电阻模型对应的近似电路。
值得注意的是主导电阻是源区电阻,大概是metal1电阻的1000倍多,是接触孔电阻的10倍多。这样我们可以想像如果要减少整个晶体管的电阻,就需要先最小化源区的电阻。为了说明这点,下面用一个晶体管不同的连接的影响来说明为什么要这样做。
- 基本的布局,两端电阻总值为R
- 电阻较高,总值大概为2R
- 电阻最小,总值大概为R/2
所以,总结一下,如是设计方面要求晶体管电阻要尽量低,我们在ic layout design时就应该考虑不要随意的挖掉源区和漏区上的接触孔以及覆盖在接触孔两边的金属线,而是要孔尽量多些,线尽量宽些。
除非注明,否则均为芯片版图原创文章,转载必须以链接形式标明本文链接
本文链接:https://www.chiplayout.net/cmos-transistor-resistance-layout.html
- 浅槽隔离工艺(STI) 15128
- CMOS制作基本步骤 13776
- 关于芯片中的seal ring… 13493
- xbox one要求东方明珠实名认证 13076
- div+css不显示最后一个li标签borde... 12201
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11944
- CMOS制作步骤(一):双阱工艺 11617
- IC封装形式COF介绍 11411
- match of layout(版图中的匹配) 10693
- IC版图设计中电容的基本匹配规则 10101
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺(STI) 60
- CMOS制造中的轻掺杂漏(LDD)注入工艺 58
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds(带IO的A.gds和dum.gds)做Layout Merge,能否使合并后的gds仍然保持A.gds的名称呢? 能否指定合并的gds的坐标呢?
- 1054145976 posted
标签
.cdslck
calibre
calibredrv
CMP
ddr
fedora
fedora20
fedora22
gconf-editor
gds
Hercules
ic
ic610
ic5141
icfb
iphone
label
layoutXL
nettran
package
polycide
python
qnap
salicide
SDRAM
seo
skill
spice
TP
transistor
twentytwenty
ubuntu
v2lvs
verilog
virtuoso
windows7
Windows10
wordpress
匹配
半导体
封装
摩尔定律
版图
电梯游戏
集成电路
发表评论