后仿模拟步骤
后模拟是在Layout通过了DRC和LVS后才开始做的，通过模拟提取出来的网表可以精确的评估电路的速度，以及寄…
skill编写的cadence打label增强程序
这个脚本的代码是费了很多事找到的，感觉还行，复制红色部分存为 spHiCreateMultiLabel.il&…
Dracula DRC及LVS简介
Dracula （吸血鬼）是Cadence 的一独立的版图验证工具，它采用批处理的工作方式。Dracula 功…
模块级版图N+保护环和P+保护环（即电源和地）使用
理解的简单点 如果该模块版图比较敏感，那就先用P+（地）包起来，然后用N+（电源包起来） 如果该模块版图属噪声…
SRAM特点及工作原理
SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数…
IC Layout布局经验
布局前的准备:[↓] 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.…
上班族为什么会越来越胖
容易长胖是职场人常常遇到的烦恼。很多人虽然工作繁忙，长期处于身心俱疲的状态，但体重却呈直线上升之势，而这绝非个…
- 浅槽隔离工艺（STI） 15175
- CMOS制作基本步骤 13788
- 关于芯片中的seal ring… 13513
- xbox one要求东方明珠实名认证 13088
- div+css不显示最后一个li标签borde... 12204
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11962
- CMOS制作步骤（一）:双阱工艺 11654
- IC封装形式COF介绍 11422
- match of layout(版图中的匹配) 10714
- IC版图设计中电容的基本匹配规则 10128
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺（STI） 61
- CMOS制造中的轻掺杂漏(LDD)注入工艺 59
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds（带IO的A.gds和dum.gds）做Layout Merge，能否使合并后的gds仍然保持A.gds的名称呢？ 能否指定合并的gds的坐标呢？
- 1054145976 posted
标签
.cdslck
calibre
calibredrv
CMP
ddr
fedora
fedora20
fedora22
gconf-editor
gds
Hercules
ic
ic610
ic5141
icfb
iphone
label
layoutXL
nettran
package
polycide
python
qnap
salicide
SDRAM
seo
skill
spice
TP
transistor
twentytwenty
ubuntu
v2lvs
verilog
virtuoso
windows7
Windows10
wordpress
匹配
半导体
封装
摩尔定律
版图
电梯游戏
集成电路