晶体管版图的画法对其电阻的影响
我们都知道在CMOS工艺中的晶体管由源极（active）,栅极（poly-silicon） 和漏极（activ…
- 浅槽隔离工艺（STI） 15175
- CMOS制作基本步骤 13788
- 关于芯片中的seal ring… 13513
- xbox one要求东方明珠实名认证 13090
- div+css不显示最后一个li标签borde... 12204
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11962
- CMOS制作步骤（一）:双阱工艺 11654
- IC封装形式COF介绍 11422
- match of layout(版图中的匹配) 10715
- IC版图设计中电容的基本匹配规则 10131
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺（STI） 61
- CMOS制造中的轻掺杂漏(LDD)注入工艺 59
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds（带IO的A.gds和dum.gds）做Layout Merge，能否使合并后的gds仍然保持A.gds的名称呢？ 能否指定合并的gds的坐标呢？
- 1054145976 posted
标签
.cdslck
calibre
calibredrv
CMP
ddr
fedora
fedora20
fedora22
gconf-editor
gds
Hercules
ic
ic610
ic5141
icfb
iphone
label
layoutXL
nettran
package
polycide
python
qnap
salicide
SDRAM
seo
skill
spice
TP
transistor
twentytwenty
ubuntu
v2lvs
verilog
virtuoso
windows7
Windows10
wordpress
匹配
半导体
封装
摩尔定律
版图
电梯游戏
集成电路