跳至内容

芯片版图

  • Home
  • IC
    • Schematic
    • Layout
    • Process
    • Package
  • EDA&OS
  • Program
    • python
  • wordpress
  • 留言
登录

metal

CMOS制作步骤(十):Via-2, Plug-2,Metal-2及Top Metal形成

2013/10/302011/8/18 4,703views 作者 admin

在Via-1, Plug-1及Metal-1互连形成后,接下来形成的是Via-2, Plug-2及Metal- … 阅读更多

分类 Process 标签 metal、 plug、 via 发表评论

CMOS制作步骤(九):Via-1, Plug-1及Metal-1互连的形成

2012/10/62011/8/17 5,730views 作者 admin

层间介质(ILD)充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔,这些层间介质上的 … 阅读更多

分类 Process 标签 metal、 plug、 via 2 条评论
chiplayout_2D_code

近期评论

  • an-ran li发表在《减少芯片失效:芯片焊接(die Attach)工艺优化》
  • admin发表在《留言》
  • admin发表在《留言》
  • Adexu发表在《留言》
  • Adexu发表在《空间快到期了》
  • ywr发表在《留言》
  • ywr发表在《留言》
  • qqqqqq发表在《chop path corner 这个有用吗》
  • 李先生发表在《OPC Mask(光学临近修正掩膜)》
  • admin发表在《怎么flatten一个GDS所有层次[更正】》
chiplayout_2D_code

.cdslck calibre calibredrv CMP ddr fedora fedora20 fedora22 gconf-editor gds ic ic610 icfb iphone label layoutXL nettran package polycide python qnap salicide SDRAM seo shell skill spice suffix TP transistor twentytwenty ubuntu v2lvs verilog virtuoso windows7 Windows10 wordpress 匹配 半导体 封装 摩尔定律 版图 电梯游戏 集成电路

其他操作

  • 登录
  • 条目feed
  • 评论feed
  • WordPress.org
陕ICP备20000710号-1
© 2023 芯片版图 • Built with GeneratePress