跳至内容

芯片版图

  • Home
  • IC
    • Schematic
    • Layout
    • Process
    • Package
  • EDA&OS
  • Program
    • python
  • wordpress
  • 留言
登录

resistance

晶体管版图的画法对其电阻的影响

2012/8/182011/8/2 作者 admin 1,838 views

我们都知道在CMOS工艺中的晶体管由源极(active),栅极(poly-silicon) 和漏极(activ … 阅读更多

分类 Layout 标签 resistance、 transistor、 晶体管、 版图、 电阻 发表评论

近期评论

  • admin发表在《怎么flatten一个GDS所有层次[更正】》
  • 刘俊杰发表在《怎么flatten一个GDS所有层次[更正】》
  • admin发表在《calibredrv merge GDS file》
  • Layout Merge发表在《calibredrv merge GDS file》
  • 1054145976发表在《calibredrv merge GDS file》
  • admin发表在《calibredrv merge GDS file》
  • admin发表在《CMOS模拟集成电路版图设计的器件匹配方法》
  • 1054145976发表在《calibredrv merge GDS file》
  • dddd发表在《CMOS模拟集成电路版图设计的器件匹配方法》
  • 大肘子发表在《工艺相关资料合集》
chiplayout_2D_code

.cdslck calibre calibredrv CMP ddr fedora fedora20 fedora22 gconf-editor gds Hercules ic ic610 ic5141 icfb iphone label layoutXL nettran package polycide python qnap salicide SDRAM seo skill spice TP transistor twentytwenty ubuntu v2lvs verilog virtuoso windows7 Windows10 wordpress 匹配 半导体 封装 摩尔定律 版图 电梯游戏 集成电路

功能

  • 登录
  • 条目feed
  • 评论feed
  • WordPress.org
陕ICP备20000710号-1
© 2022 芯片版图 • Built with GeneratePress