跳至内容

芯片版图

  • Home
  • IC
    • Schematic
    • Layout
    • Process
    • Package
  • EDA&OS
  • Program
    • python
  • wordpress
  • 留言
登录

via

CMOS制作步骤(十):Via-2, Plug-2,Metal-2及Top Metal形成

2013/10/302011/8/18 作者 admin 3,584 views

在Via-1, Plug-1及Metal-1互连形成后,接下来形成的是Via-2, Plug-2及Metal- … 阅读更多

分类 Process 标签 metal、 plug、 via 发表评论

CMOS制作步骤(九):Via-1, Plug-1及Metal-1互连的形成

2012/10/62011/8/17 作者 admin 3,882 views

层间介质(ILD)充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔,这些层间介质上的 … 阅读更多

分类 Process 标签 metal、 plug、 via 2 条评论

近期评论

  • admin发表在《怎么flatten一个GDS所有层次[更正】》
  • 刘俊杰发表在《怎么flatten一个GDS所有层次[更正】》
  • admin发表在《calibredrv merge GDS file》
  • Layout Merge发表在《calibredrv merge GDS file》
  • 1054145976发表在《calibredrv merge GDS file》
  • admin发表在《calibredrv merge GDS file》
  • admin发表在《CMOS模拟集成电路版图设计的器件匹配方法》
  • 1054145976发表在《calibredrv merge GDS file》
  • dddd发表在《CMOS模拟集成电路版图设计的器件匹配方法》
  • 大肘子发表在《工艺相关资料合集》
chiplayout_2D_code

.cdslck calibre calibredrv CMP ddr fedora fedora20 fedora22 gconf-editor gds Hercules ic ic610 ic5141 icfb iphone label layoutXL nettran package polycide python qnap salicide SDRAM seo skill spice TP transistor twentytwenty ubuntu v2lvs verilog virtuoso windows7 Windows10 wordpress 匹配 半导体 封装 摩尔定律 版图 电梯游戏 集成电路

功能

  • 登录
  • 条目feed
  • 评论feed
  • WordPress.org
陕ICP备20000710号-1
© 2022 芯片版图 • Built with GeneratePress