CMOS制作步骤(八):局部互连工艺

CMOS制作步骤中接触孔形成后下一步便是在晶体管以及其它钛硅化物接触之间布金属连接线。在下面的工艺流程中用的方法称为局部互连(LI)。形成局部互连的步骤与形成浅槽隔离的步骤一样复杂。工艺首先要求淀积一层介质薄膜,接下来是化学机械抛光、刻印、刻蚀和钨金属淀积,最后以金属层抛光结束(图1和图2)。这种工艺称为大马士革(damascene),名字取自几千年前叙利亚大马士革的一位艺术家发明的一种技术。这步工艺的最后结果是在硅片表面得到了一种类似精制的镶嵌首饰或艺术品的图案。图3描绘了这些金属线是如何嵌入氧化物侧壁之间的。

- 形成局部互连氧化硅介质的步骤
图2
- 氮化硅化学气相淀积 用化学气相淀积工艺先淀积一层氧化硅作为阻挡层。这层氮化硅将硅有源区保护起来,使之与随后的掺杂淀积层隔绝
- 掺杂氧化物的化学气相淀积 局部互连结构中的局部互连介质成分是由化学气相沉积的二氧化硅提供的。二层氧化硅要用磷或硼轻掺杂。二氧化硅中引入杂质能够提高下班的介电特性。随后的快速退火能够使下班流动,得到更加平坦的表面
- 氧化层抛光 利用化学机械抛光工艺平坦化局部互连的氧化层。
- 第九层掩膜,局部互连刻蚀 硅片在光刻区刻印然后在刻蚀区刻蚀。在局部互连的氧化层中制作出窄沟槽,这些沟槽定义了局部互连金属的路径形式
- 制作局部互连金属的步骤
图3
- 金属钛淀积(PVD工艺) 一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上,这一层钛充当了钨与二氧化硅间的粘合剂。
- 氮化钛沉积 钨化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层
- 钨淀积 钨填满局部互连的沟槽并覆盖硅片表面。之所以用钨而不是铝来做局部互连金属是因为钨能够无空洞地填充孔,形成钨塞。另一个原历是钨良好的磨抛特性
- 磨抛钨 钨被磨抛到局部互连介质层的上表面
- CMOS制作基本步骤的相关文章
- CMOS制作步骤(一):双阱工艺(twin well process)
- CMOS制作步骤(二):浅槽隔离工艺STI(shadow trench isolation process)
- CMOS制作步骤(三):多晶硅栅结构工艺(poly gate structural process)
- CMOS制作步骤(四):轻掺杂漏注入工艺LDD(lightly doped drain implants process)
- CMOS制作步骤(五):侧墙的形成(side wall spacer formation)
- CMOS制作步骤(六):源/漏注入工艺(S/D implant process)
- CMOS制作步骤(七):接触(孔)形成工艺(contact formation)
- CMOS制作步骤(八):局部互连工艺LI(Local Interconnect process)
- CMOS制作步骤(九):Via-1, Plug-1及Metal-1互连的形成(Via-1 and Plug-1 formation)
- CMOS制作步骤(十):Via-2, Plug-2,Metal-2及Top Metal形成(Via-2,Plug-2,metal2 interconnect and top metal formation)
除非注明,否则均为芯片版图原创文章,转载必须以链接形式标明本文链接
本文链接:https://www.chiplayout.net/cmos-fabrication-steps-viii-local-interconnect-technology.html
- 浅槽隔离工艺(STI) 15124
- CMOS制作基本步骤 13775
- 关于芯片中的seal ring… 13493
- xbox one要求东方明珠实名认证 13073
- div+css不显示最后一个li标签borde... 12200
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11942
- CMOS制作步骤(一):双阱工艺 11614
- IC封装形式COF介绍 11410
- match of layout(版图中的匹配) 10691
- IC版图设计中电容的基本匹配规则 10098
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺(STI) 60
- CMOS制造中的轻掺杂漏(LDD)注入工艺 58
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds(带IO的A.gds和dum.gds)做Layout Merge,能否使合并后的gds仍然保持A.gds的名称呢? 能否指定合并的gds的坐标呢?
- 1054145976 posted
标签
.cdslck
calibre
calibredrv
CMP
ddr
fedora
fedora20
fedora22
gconf-editor
gds
Hercules
ic
ic610
ic5141
icfb
iphone
label
layoutXL
nettran
package
polycide
python
qnap
salicide
SDRAM
seo
skill
spice
TP
transistor
twentytwenty
ubuntu
v2lvs
verilog
virtuoso
windows7
Windows10
wordpress
匹配
半导体
封装
摩尔定律
版图
电梯游戏
集成电路
发表评论