cadence layoutXL优缺点
可能有的同行喜欢用layoutXL, 个人根据自己的使用总结了一下它的优点和缺点。
优点:
第一可以方便的将电路中的所有instance准确无误的导入的Layout中,当然这也是建立在前期充分准备的基础上的;
第二点就是导入的layout cell是和schematic对应的,你在schematic中点cell, layout中就会自动点亮与之对应的cell, 反之也是;
第三点就是它会显示对应的连接关系,不用看电路也能准确的把所有net连接起来。
缺点:
第一,由于导入至layout中的instance都有了与电路对应的唯一的instance name所以布局上就有点费时。 比如电路中的 i1和i2都是用的同一个cell, 那么不用layoutXL时, 两个cell随便放都行,但用了layoutXL, 两个cell就必须与i1和i2对应。
第二,layoutXL的飞线是靠pin的名字连接的,一但导入的时候把所有的pin也导进来了,那么就需要把这些pin移动到对应的net上,而不是随手打个label就可以的,因为这样不会显示飞线的,所以手慢的人又会多用一些时间。
第三,个人觉得比较适用使用了standard cell的数字电路或IP, 对于mos较多的模拟电路不太适用。
真的纯属个人观点,欢迎同行指正。
除非注明,否则均为芯片版图原创文章,转载必须以链接形式标明本文链接
本文链接:https://www.chiplayout.net/layoutxl-advantages-disadvantages.html
- 浅槽隔离工艺(STI) 15175
- CMOS制作基本步骤 13788
- 关于芯片中的seal ring… 13513
- xbox one要求东方明珠实名认证 13090
- div+css不显示最后一个li标签borde... 12204
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11962
- CMOS制作步骤(一):双阱工艺 11655
- IC封装形式COF介绍 11422
- match of layout(版图中的匹配) 10715
- IC版图设计中电容的基本匹配规则 10131
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺(STI) 61
- CMOS制造中的轻掺杂漏(LDD)注入工艺 59
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds(带IO的A.gds和dum.gds)做Layout Merge,能否使合并后的gds仍然保持A.gds的名称呢? 能否指定合并的gds的坐标呢?
- 1054145976 posted
标签
.cdslck
calibre
calibredrv
CMP
ddr
fedora
fedora20
fedora22
gconf-editor
gds
Hercules
ic
ic610
ic5141
icfb
iphone
label
layoutXL
nettran
package
polycide
python
qnap
salicide
SDRAM
seo
skill
spice
TP
transistor
twentytwenty
ubuntu
v2lvs
verilog
virtuoso
windows7
Windows10
wordpress
匹配
半导体
封装
摩尔定律
版图
电梯游戏
集成电路
发表评论