后仿模拟步骤
后模拟是在Layout通过了DRC和LVS后才开始做的,通过模拟提取出来的网表可以精确的评估电路的速度,以及寄生参数带来的影响。后模拟的结果如果不能满足要求,那么就要重新调整器件参数甚至电路的形式。当然得到满意的后模拟结果也并不能确保最后芯片的结果。
例子:
步骤
1. 创建一个Schematic文件,如Inv。
注意:添加元器件的时候要选用带CDF参数,必须还要有ivpcell view. 如果没有现成的库,要自己建立。如果CDF中的model参数确定下来,要把它设为默认植。
2. 在Schematic完成后生成Inv的symbol view。
3. 调用上面生成的symbol,建立另外新的模拟用Schematic,Test-Inv。调用Analog Artist并模拟这个线路。
4. 创建Inv Schematic的版图文件。
5. 进行DRC检查。
6. 进行版图提取Extractor。(寄生参数在这里提取),具体的文件写法参见DIVA介绍。
7. 做LVS。
8. 在Analog Artist中,重新设置,进行后模拟。
前面的步骤应该都已经熟悉,下面介绍Analog Artist的设置。
在Setup菜单中选Environment项。
一个对话框会弹出来,如下,在这个对话框中可以控制Analog Artist很多参数。
我们要改变的是Switch View List这一行,这一行表示的是模拟器要模拟的文件类型。默认的设置里面没有Extracted这个文件类型,要把它加进去。
在Schematic的前面加进extracted然后OK即可。这时不管做何种类型的模拟,先会寻找有无extracted文件。
除非注明,否则均为芯片版图原创文章,转载必须以链接形式标明本文链接
发表评论
One reply on “后仿模拟步骤”
- 浅槽隔离工艺(STI) 15175
- CMOS制作基本步骤 13788
- 关于芯片中的seal ring… 13513
- xbox one要求东方明珠实名认证 13088
- div+css不显示最后一个li标签borde... 12204
- CMOS制造中的轻掺杂漏(LDD)注入工艺 11962
- CMOS制作步骤(一):双阱工艺 11654
- IC封装形式COF介绍 11422
- match of layout(版图中的匹配) 10714
- IC版图设计中电容的基本匹配规则 10128
- Mentor calibre_V2008.1_20_linux_x86 17
- 工艺相关资料合集 13
- skill编写的cadence打label增强程序 13
- calibredrv create reference cell 10
- calibredrv merge GDS file 10
- Cadence Layout Turbo提取PAD坐标 9
- 亲测fedora16安装calibre2008所需... 8
- 博客软件WordPress宣布博客数破5千... 6
- 关于IC版图中的匹配规则 6
- htaccess将多域名301定向到主域名 6
- 关于芯片中的seal ring… 163
- xbox one要求东方明珠实名认证 93
- CMOS制作基本步骤 88
- 关于IC版图中的匹配规则 71
- cadence layoutXL使用简介 68
- 浅槽隔离工艺(STI) 61
- CMOS制造中的轻掺杂漏(LDD)注入工艺 59
- match of layout(版图中的匹配) 58
- IC Layout布局经验 47
- IC版图设计中电阻的匹配基础篇 39
近期评论
- admin posted
- 刘俊杰 posted
- Layout Merge posted
有两个gds(带IO的A.gds和dum.gds)做Layout Merge,能否使合并后的gds仍然保持A.gds的名称呢? 能否指定合并的gds的坐标呢?
- 1054145976 posted
谢谢分享