跳至内容

芯片版图

  • Home
  • IC
    • Schematic
    • Layout
    • Process
    • Package
  • EDA&OS
  • Program
    • python
  • wordpress
  • 留言
登录

plug

CMOS制作步骤(十):Via-2, Plug-2,Metal-2及Top Metal形成

2013/10/302011/8/18 作者 admin

在Via-1, Plug-1及Metal-1互连形成后,接下来形成的是Via-2, Plug-2及Metal- … 阅读更多

分类 Process 标签 metal、 plug、 via 发表评论

CMOS制作步骤(九):Via-1, Plug-1及Metal-1互连的形成

2012/10/62011/8/17 作者 admin

层间介质(ILD)充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔,这些层间介质上的 … 阅读更多

分类 Process 标签 metal、 plug、 via 2 条评论
chiplayout_2D_code

近期评论

  • admin 发表在《calibredrv create reference cell》
  • admin 发表在《docker和主机之间数据交换》
  • Amber_zhang 发表在《利用Cadence virtuoso layout edit制做pcell》
  • admin 发表在《留言》
  • powertoy 发表在《留言》
  • admin 发表在《Dracula DRC及LVS简介》
  • admin 发表在《Dracula DRC及LVS简介》
  • admin 发表在《calibredrv rdbout用法》
  • admin 发表在《河马说故事教版图之静电卫士》
  • Nqiang1357 发表在《河马说故事教版图之静电卫士》

其他操作

  • 注册
  • 登录
  • 条目 feed
  • 评论 feed
  • WordPress.org
chiplayout_2D_code

.cdslck calibre calibredrv CMP ddr fedora fedora20 fedora22 gds ic ic610 icfb iphone label layoutXL nettran package polycide python qnap salicide SDRAM seo shell skill spice suffix TCL TP transistor twentytwenty ubuntu v2lvs verilog virtuoso windows7 Windows10 wordpress 匹配 半导体 封装 摩尔定律 版图 电梯游戏 集成电路

其他操作

  • 注册
  • 登录
  • 条目 feed
  • 评论 feed
  • WordPress.org
陕ICP备20000710号-1
© 2025 芯片版图 • Built with GeneratePress